TO
製品の紹介
Transistor Outline packageの略語であるトランジスタ外形パッケージは、直挿式のパッケージ形式である。
製品の特徴
通常、トランジスタ外形TOは直挿パッケージ設計である。近年、表面貼付市場の需要量が増大し、TOパッケージも表面貼付式パッケージ設計に進展している。
応用
SOTは最も成熟した業(yè)界標準パッケージの一つであり、磁気誘導チップ、小型家電、モーター駆動などの製品に応用されている。
工蕓の特徴
JEDEC規(guī)格を參照するか、達成してください。
異なる顧客ニーズに対応するために、リードフレーム設計とマルチ仕様パッドサイズをカスタマイズします。
グリーン製造、無鉛工。
信頼性テスト基準
試験基準は77サンプルセル中のゼロ欠陥である
JEDEC前提條件：J-STD-20/JESD 22-A 113
溫度/濕度試験：85°C/85%相対濕度、JEDEC 22-A 101
高圧爐試験：121°C/100%相対濕度/15 PSIG、JEDEC 22-A 102
溫度サイクル試験：-65 ~ 150℃、JEDEC 22-A 104
高溫保存試験：150°C、JEDEC 22-A 103
高加速応力試験：130°C/85% 相対濕度/33.5 PSIA、JEDEC 22-A 110/A 118
| 序號 | 外型 | 腳數(shù) | 塑封體長 (D)mm | 塑封體寬 (E)mm | 塑封體厚 (A2)mm | 產品總寬 (E1)mm | 腳間距 (e)mm | 腳寬 ( b)mm | 腳長 ( L)mm | 站高 (A1)mm | 最大基島 尺寸mil | 最大基島 尺寸um | 框架厚度 mm | 框架 排列 | 默認 包裝方式 |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 1 | TO92-3L | 3L | 4.10±0.1 | 4.70±0.1 | 1.57±0.1 | 1.27 | 0.40-0.57 | 13.00±0.5 | 129×92 | 3280×2340 | 0.38 | 1×50 | 靜電袋 | ||
| 2 | TO92S | 3L | 4.0±0.1 | 3.2±0.1 | 1.55±0.1 | 1.27 | 0.35-0.56 | 14.5±0.5 | 62×82 | 1574×2091 | 0.38 | 1×50 | 靜電袋 | ||
| 3 | TO94L | 4L | 5.22±0.1 | 3.65±0.1 | 1.56±0.1 | 1.27 | 0.40-0.57 | 14.5±0.5 | 152×81 | 3861×2065 | 0.38 | 1×40 | 靜電袋 |
